|
|
|
R/W-0 |
R/W-0 |
R/W-0 |
R/W-0 |
U-0 |
R/W-0 |
R/W-0 |
R/W-0 |
|
EEIE |
CMIE |
RCIE |
TXIE |
--- |
CCP1IE |
TMR2IE |
TMR1IE |
|
bit 7 |
|
|
|
|
|
|
bit 0 |
|
|
bit 7 |
EEIE: Bit de Habilitação de Interrupção por Finalização de Escrita do EE |
|
|
1 = habilita a interrupção por finalização de escrita do EE |
|
|
0 = desabilita a interrupção por finalização de escrita do EE
|
|
bit 6 |
CMIE: Bit de Habilitação de Interrupção do Comparador |
|
|
1 = habilita a interrupção do comparador |
|
|
0 = desabilita a interrupção do comparador
|
|
bit 5 |
RCIE: Bit de Habilitação de Interrupção de Recepção do USART |
|
|
1 = habilita a interrupção de recepção do USART |
|
|
0 = desabilita a interrupção de recepção do USART
|
|
bit 4 |
TXIE: Bit de Habilitação de Interrupção de Transmissão do USART |
|
|
1 = habilita a interrupção de transmissão do USART |
|
|
0 = desabilita a interrupção de transmissão do USART
|
bit 3
|
Não Implementado: Lido como '0'
|
|
bit 2 |
CCP1IE: Bit de Habilitação de Interrupção do CCP1 |
|
|
1 = habilita a interrupção do CCP1 |
|
|
0 = desabilita a interrupção do CCP1
|
|
bit 1 |
TMR2IE: Bit de Habilitação de Interrupção da Combinação (Match) do TMR2 com o PR2 |
|
|
1 = habilita a interrupção da combinação do TMR2 com o PR2 |
|
|
0 = desabilita a interrupção da combinação do TMR2 com o PR2
|
|
bit 0 |
TMR1IE: Bit de Habilitação de Interrupção por Overflow do TMR1 |
|
|
1 = habilita a interrupção por overflow do TMR1 |
|
|
0 = desabilita a interrupção por overflow do TMR1
|
|
|
Legenda:
R = bit de leitura
W = bit de escrita
U = bit não implementado (unimplemented), lido como '0'
-n = valor na POR
'1' = bit está ativado
'0' = bit está apagado
x = bit é desconhecido |